Aspecte privind sincronizarea in retelele numerice de transmisiuni

1. INTRODUCERE 1.1 Memoriu Justificativ 1.2 Locul Si Rolul Retelei De Transmisiuni De Campanie 2. METODE DE SINCRONIZARE A RETELELOR NUMERICE 2.1 Aspecte Generale 2.2 Sincronizarea Si Alunecarea De Frecventa Intr - O Retea Digitala 2.3 Introducere 2.4 Alunecarea 2.5 Metode De Sincronizare 2.6 Metoda Plesiocrona 2.7 Metoda De Sincronizare Mutuala 2.7.1 Principiile Sincronizarii Mutuale 2.7.2 Caracteristici Statice 2.7.3 Caracteristici Dinamice 2.8 Metoda Sincronizarii Exterioare 2.9 Metoda De Sincronizare Master - Slave 2.10 Metoda Repartizarii Frecventei Etalon 2.11 Metode Hibride De Sincronizare 3. ARGUMENTAREA METODEI DE SINCRONIZARE ALEASA 4. PROIECTAREA BUCLEI CU CALARE PE FAZA 4.1 Principiile De Baza Ale Buclei Cu Calare Pe Faza (pll) 4.1.1 Controlul Automat Al Fazei 4.1.2 Bucla Cu Calare Pe Faza 4.1.3 Aproximarea Liniara 4.1.3.1 Functiile De Transfer De Baza 4.1.3.2 Eroarea De Faza In Starea De Echilibru 4.1.3.3 Proiectarea Sistemelor Cu Reactie Utilizand Diagramele Bode 4.1.3.4 Bucla Cu Calare Pe Faza De Ordinul Doi 4.1.3.5 Functii De Transfer 4.1.3.6 Variabile De Stare 4.1.3.7 Raspunsul Tranzitoriu Al Buclei In Conditii Liniare 4.2 Proiectarea Buclei Pll 4.2.1 Comparator De Faza/frecventa Cu Trei Stari 4.2.1.1 Functionarea Comparatorului De Faza/frecventa 4.2.1.2 Circuitul De Memorare Rc Comutat 4.2.2 Oscilatorul Comandat In Tensiune 4.2.2.1 Bazele Teoretice 4.2.2.2 Termocompensatoare 4.2.2.3 Semnalul De Comanda 4.2.2.4 Oscilator Controlat In Tensiune Cu Cuart 4.2.3 Triggerul Schmitt 4.2.4 Simularea Buclei Pll 5. SINCRONIZAREA DE BIT 5.1 Proiectarea Schemei Bloc 5.1.1 Schema Bloc A Sincronizatorului De Bit Cu Ftb 5.1.2 Schema Bloc A Sincronizatorului De Bit Cu Bucla Pll 5.1.3 Schema Bloc A Sincronizatorului De Bit Early - Late 5.2 Proiectarea Programelor De Simulare 5.2.1 Programul De Simulare Pentru Sincronizatorul De Bit Cu Ftb 5.2.2 Programul De Simulare Pentru Sincronizatorul De Bit Cu Pll 5.2.3 Programul De Simulare Pentru Sincronizatorul De Bit Early - Late 6. SINCRONIZATORUL DE CADRE 6.1 Introducere 6.2 Proiectarea Schemei Bloc Si A Schemei Logice 6.3 Programul De Simulare Pentru Sincronizatorul De Cadru 7. PROIECTAREA PROGRAMULUI DE SIMULARE A RETELEI 7.1 Introducere 7.2 Sistem Simplu Terminat 7.3 Sistem Dublu Terminat 7.4 Sistem De Control Al Intarzierii 7.5 Sistem De Temporizare Reversibil 7.6 Retea De Sincronizare Cu Noua Centre 8. OBSERVATII, CONCLUZII SI RECOMANDARI 9. ANEXA 10. BIBLIOGRAFIE